数字电路设计工程师
面议
经验不限 · 本科以上学历 · 招8人
企业官方发布
企业官方发布
ducsc_f7
武汉喻芯半导体有限公司
职位描述
岗位职责:1.负责基于DFlash存储颗粒的eC主控设计，根据协议及Spec要求，以Verilog实现RTL设计；2.编写综合、时序分析等脚本和环境，并实现数字后端设计（综合、形式验证、约束设计、时序收敛等）；3.编写测试向量，完成模块级及芯片级验证、网表后仿真和验证等。岗位要求:1.数字前端设计及验证相关工作经验1年以上，有存储相关设计经验者尤佳；2.熟悉VHDLVerilogSystemVerilog等硬件描述语言，熟悉功能覆盖和随机测试等；3.熟练使用前端设计和验证仿工具，如DC、VCS、NC-Sim、Verdi等EDATool；4.掌握至少一种脚本语言，如Shell、Perl、TCL、Makefile、Python等；5.具备良好的团队意识和快速解决问题的能力，主动性强，有责任感；6.EE及以上，电子信息微电子等相关专业毕业尤佳。
公告声明：平台禁止发布刷单、刷钻、套路贷款、优惠券推广类信息，求职者因从事此类工作造成经济损失，平台不承担任何责任查看详情
信息举报：如遇无效、虚假、诈骗信息、请立即举报。求职过程请勿缴纳费用、谨防诈骗！若消息不实请举报。去APP举报